|
УТВЕРЖДЕН приказом Министерства труда и социальной защиты Российской Федерации от 10.07.2014 № 456н |
|||
Инженер в области разработки цифровых библиотек стандартных ячеек и сложнофункциональных блоков |
|
|
|
||||||||||||||||||||||||||||||||
|
Общие сведения |
|
|
|
||||||||||||||||||||||||||||||||
(наименование вида профессиональной деятельности) |
|
Код |
||||||||||||||||||||||||||||||||
Основная цель вида профессиональной деятельности: | ||||||||||||||||||||||||||||||||||
Проектирование и сопровождение интегральных схем, систем на кристалле на системном, функциональном, логическом и физическом уровнях описания | ||||||||||||||||||||||||||||||||||
Группа занятий: |
||||||||||||||||||||||||||||||||||
|
Руководители специализированных (производственно-эксплуатационных) подразделений (служб) в промышленности |
|
Руководители подразделений (служб) научно-технического развития |
|||||||||||||||||||||||||||||||
|
Программисты |
|
Инженеры-электроники, инженеры по связи и приборостроению |
|||||||||||||||||||||||||||||||
(код ОКЗ) |
(наименование) |
(код ОКЗ) |
(наименование) |
|||||||||||||||||||||||||||||||
Отнесение к видам экономической деятельности: |
||||||||||||||||||||||||||||||||||
|
Производство интегральных схем, микросборок имикромодулей |
|||||||||||||||||||||||||||||||||
(код ОКВЭД) |
(наименование вида экономической деятельности) |
Описание трудовых функций, входящих в профессиональный стандарт (функциональная карта вида профессиональной деятельности) |
|||||
|
|
||||
|
|
|
|
|
|
A
|
Разработка электрических схем и характеризация стандартных ячеек библиотеки
|
6
|
Разработка электрических схем стандартных ячеек библиотеки |
A/01.6
|
6
|
Определение основных статических и динамических характеристик стандартных ячеек библиотеки |
A/02.6
|
6
|
|||
Характеризация стандартных ячеек библиотеки, генерация файлов |
A/03.6
|
6
|
|||
B
|
Разработка топологии, физического представления стандартных ячеек библиотеки
|
6
|
Размещение и соединение элементов электрических схем стандартных ячеек библиотеки |
B/01.6
|
6
|
Экстракция паразитных элементов из топологии и проверка топологии на соответствие электрической схеме |
B/02.6
|
6
|
|||
Проверка топологии на соответствие правилам проектирования, генерация файлов для синтеза топологии |
B/03.6
|
6
|
|||
C
|
Разработка поведенческих описаний моделей стандартных ячеек, разработка технической документации на состав библиотеки стандартных ячеек
|
6
|
Поведенческое описание и тестирование моделей стандартных ячеек библиотеки |
C/01.6
|
6
|
Функционально-логическое моделирование стандартных ячеек библиотеки, проверка соответствия функционирования поведенческих моделей и электрических схем стандартных ячеек библиотеки |
C/02.6
|
6
|
|||
Разработка технической документации на библиотеку стандартных ячеек |
C/03.6
|
6
|
|||
D
|
Разработка электрических схем, характеризация сложнофункциональных блоков (СФ-блоков)
|
7
|
Разработка электрической принципиальной схемы СФ-блока |
D/01.7
|
7
|
Автоматический синтез логической схемы СФ-блока |
D/02.7
|
7
|
|||
Определение основных статических и динамических характеристик СФ-блока |
D/03.7
|
7
|
|||
Генерация файлов для синтеза логической схемы из поведенческого описания с использованием СФ-блока |
D/04.7
|
7
|
|||
E
|
Разработка топологии, физического представления СФ-блока
|
7
|
Размещение и соединение элементов электрической схемы СФ-блока |
E/01.7
|
7
|
Автоматическое размещение и соединение элементов электрической схемы СФ-блока |
E/02.7
|
7
|
|||
Экстракция паразитных элементов из топологии и проверка топологии СФ-блока на соответствие электрической схеме СФ-блока |
E/03.7
|
7
|
|||
Проверка топологии на соответствие правилам проектирования, генерация файлов для проведения синтеза топологии из логической схемы |
E/04.7
|
7
|
|||
F
|
Разработка поведенческого описания модели СФ-блока
|
7
|
Поведенческое описание СФ-блока |
F/01.7
|
7
|
Функционально-логическое моделирование СФ-блока, проверка соответствия функционирования поведенческой модели СФ-блока и электрической схемы СФ-блока |
F/02.7
|
7
|
|||
G
|
Коррекция ошибок библиотеки стандартных ячеек, разработка технической документации на характеристики СФ-блока (сопровождение библиотеки)
|
7
|
Синтез тестовых описаний, логических схем |
G/01.7
|
7
|
Моделирование синтезированных логических схем |
G/02.7
|
7
|
|||
Коррекции файлов для синтеза логической схемы и топологии, управление системой контроля версий |
G/03.7
|
7
|
|||
Разработка технической документации на СФ-блок |
G/04.7
|
7
|
Сведения об организациях – разработчиках профессионального стандарта |
|
Ответственная организация-разработчик |
|
Фонд инфраструктурных и образовательных программ (РОСНАНО), город Москва | |
Генеральный директор Свинаренко Андрей Геннадьевич | |
Наименования организаций-разработчиков | |
|
ЗАО «Зеленоградский нанотехнологический центр», город Москва |
|
ФГАОУ ВПО «Национальный исследовательский университет «МИЭТ», город Москва |
|
ГУП НПЦ «ЭЛВИС», город Москва |
|
ЗАО «ППК Миландр», город Москва |
|
ЗАО «ИДМ плюс», город Москва |
|
АНО «Национальное агентство развития квалификаций», город Москва |
Совет по профессиональным квалификациям | |
Совет по профессиональным квалификациям в сфере нанотехнологий и микроэлектроники |
Направления обучения
Хотите задать вопрос?
Мы поможем вам сделать верный выбор и проконсультируем по всем условиям обучения и особенностям учебных практик.
7(343)364-64-87